PATENT ABSTRACTS OF JAPAN

(11) Publication number: 04372133 A

(43) Date of publication of application: 25.12.92

(51) Int. CI

H01L 21/3205 H01L 21/027 H01L 27/04

(21) Application number: 03149079

(22) Date of filing: 21.06.91

(71) Applicant:

NEC CORP

(72) Inventor:

TAMAKOSHI AKIRA


(54) SEMICONDUCTOR INTEGRATED CIRCUIT AND MANUFACTURE THEREOF

(57) Abstract:

PURPOSE: To increase the packing density of a semiconductor device by providing an interconnection for small current and a thick interconnection for large current on the same layer so that the interconnection for large current may be narrowed to reduce the area of interconnections.

CONSTITUTION: A first interconnection 6 for small current is formed on an insulating film 2 over a semiconductor substrate 1. A second interconnection 7 for large current, thicker than the first interconnection, is formed on the same layer as the first interconnection. For example, a first PR film 4 is applied over an aluminum layer 3, and it is patterned into a mask to be used to form the interconnection for large current. The mask is used to anisotropically etch the upper part of the aluminum layer 3. As a result, the aluminum layer is thinned selectively. Then, a second PR film is applied and patterned into a mask to be used to form the interconnection for signal interconnection on the thin part of the aluminum layer 3. The aluminum layer 3 is subjected to anisotropic etching with the PR films 4 and 5 used as masks to form the first and second interconnections 6 and 7.

COPYRIGHT: (C)1992,JPO&Japio





(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平4-372133

(43)公開日 平成4年(1992)12月25日


(51) Int.Cl. ⁴ H 0 1 L 21/32 21/02		庁内整理番号	Fl			技術表示箇所	
27/04		8427 – 4M 7353 – 4M 7352 – 4M	H01L	21/30		A 361 P 請求項の数3(全 3 頁)	
(21) 出願番号 特願平3-149079			(71)出廢人	(71)出願人 000004237 日本電気株式会社			
(22) 出願日	平成3年(1991)6月	平成3年(1991)6月21日		東京都得	を を を を を を を を を を を を を を を を を を を	注 「目7番1号 「目7番1号日本電気株式	
	,		(74)代理人	弁理士	内原 智		
	L				•.		

(54) 【発明の名称】 半導体集積回路及びその製造方法

(57)【要約】

【構成】PR瞭4をマスクとしてアルミニウム層3の上部をエッチングして膜厚を聴くし、PR膜4を焼きしめた後パターニングして設けたPR膜5及びPR膜4をマスクとしてアルミニウム層3を異方性エッチングし、信号用の膜厚の薄い第1の配線6と、電源用の厚い第2の配線7を形成する。

【効果】大電流用の配線の膜厚を厚くすることにより、 線幅を狭くでき、チップ面積の縮小化が実現できる。



【特許請求の範囲】

半導体基板上に設けた絶縁膜上に配置し 【請求項1】 て設けた小電流用の第1の配線と、前記第1の配線と同 一層に配置して設け且つ前配第1の配線より厚い膜厚を 有する大電流用の第2の配線とを備えたことを特徴とす る半導体集積回路。

【簡求項2】 第2の配線が電源配線又は接地配線であ る請求項1記載の半導体集積回路。

半導体基板上に設けた絶縁膜上に金属層 【辞求項3】 を堆積する工程と、前記金属層の上にパターニングして 設けた第1のフォトレジスト膜を設ける工程と、前記第 1のフォトレジスト膜をマスクとして前記金属層の上部 を異方性エッチングし前記金属層の膜厚を薄くする工程 と、前記第1のフォトレジスト膜を熱処理して硬化させ た後前記第1のフォトレジスト膜を含む表面に第2のフ ォトレジスト膜を盤布してパターニングし前配金属層の 膜厚の薄い領域上に配線形成用のパターンを形成する工 程と、前記第1及び第2のフォトレジスト膜をマスクと して前記金属層を異方性エッチングし膜厚の薄い小電流 用の第1の配線及び膜厚の厚い大電流用の第2の配線を 同時に形成する工程とを含むことを特徴とする半導体集 積回路の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体集積回路及びその 製造方法に関し、特に配線及びその製造方法に関する。

[0002]

【従来の技術】従来の半導体集積回路は、図2 (a).

(b) に示すように、P型シリコン基板1に設けたN型 ウェル9にPチャネルMOSFETを形成し、P型シリ コン基板1にNチャネルMOSFETを形成して電源V ccとGND配線8及び入力と出力配線6に接続しCM OSインパータ回路を構成している。

[0003]

[発明が解決しようとする課題] この従来の半導体集積 回路では、電力供給源となるVcc配線やGND配線 は、通常配線幅を広く (40μm以上) にして、ノイズ に対して強いレイアウト構成にしなければならない。一 方、信号配線は太くしすぎると、配線容量が増大し、ス イッチング速度の遅れの原因となり、また、レイアウト 面積を増大させる原因にもなるため、配線抵抗またはマ イグレーションの許容範囲内で、最小配線幅にしておく のが望ましい。

【0004】最近のLS1の大規模化にともない微観加 工技術が進み、マイグレーション強化策としてアルミ配 線へのCu添加などの技術が可能になってくると信号配 線は増々細く、また、配線膜厚も薄膜化が進む方向にあ るのに対し、VccやGND配線は、その能力を維持さ せる必要性から細くさせることが出来ず、逆に太く設計 させなければならない場合も生じており、縮小化を妨げ 50 の幅が広く膜厚の厚い第2の配線7の夫々を形成する。

る大きな一因になっている。

[0005]

【課題を解決するための手段】本発明の半導体集積回路 は、半導体基板上に設けた絶縁膜上に配置して設けた小 電流用の第1の配線と、前記第1の配線と同一層に配置 して設け且つ前記第1の配線より厚い膜厚を有する大電 流用の第2の配線とを備えている。

2

【0006】本発明の半導体集積回路の製造方法は、半 導体基板上に設けた絶縁膜上に金属層を堆積する工程 と、前記金属層の上にパターニングして設けた第1のフ ォトレジスト膜を設ける工程と、前記第1のフォトレジ スト膜をマスクとして前記金属層の上部を異方性エッチ ングし前記金属層の膜厚を薄くする工程と、前記第1の フォトレジスト膜を熱処理して硬化させた後前記第1の フォトレジスト膜を含む表面に第2のフォトレジスト膜 を塗布してパターニングし前記金属層の膜厚の薄い領域 上に配線形成用のパターンを形成する工程と、前記第1 及び第2のフォトレジスト膜をマスクとして前記金属層 を異方性エッチングし膜厚の薄い小電流用の第1の配線 及び膜厚の厚い大電流用の第2の配線を同時に形成する 工程とを含んで構成される。

[0007]

【実施例】次に、本発明について図面を参照して説明す る.

【0008】図1 (a)~(e)は本発明の一実施例の 製造方法を説明するための工程順に示した半導体チップ の断面図である。

【0009】まず図1 (a) に示すように、P型のシリ コン基板1の上に形成された層間絶縁膜2の上にスパッ 夕法によりアルミニウム層3を2~3μmの厚さに堆積 して設け、アルミニウム層3の上に第1のフォトレジス ト膜(以下PR膜と配す) 4を塗布してパターニング し、電源又は接地線等の大電流配線形成用のバターンを 形成する。

【0010】次に、図1 (b) に示すように、PR膜4 をマスクとしてアルミニウム層3の上部を異方性エッチ ングし、アルミニウム層3の膜厚を1μm程度に薄くす る。次に、焼きしめを行い、PR膜4を硬化させる。

【0011】次に、図1 (c) に示すように、PR膜4 を含む表面に第2のPR膜5を塗布する。

【0012】次に、図1 (d) に示すように、信号配線 形成用パターンのレチクルを用いて露光し、現像してア ルミニウム層3の膜厚の薄い領域上に信号配線形成用の パターンを形成する。ここで、PR膜4は焼きしめられ ているため通常の現像方法では剥離されないで残る。

【0013】次に、図1 (e) に示すように、PR膜 4. 5をマスクとしてアルミニウム層3を異方性エッチ ングした後プラズマ法によりPR膜4,5を剥離して小 電流用の幅が狭く膜厚の薄い第1の配線6と、大電流用

-156--

【0014】上記実施例において、配線6どうしの間隔 は、従来通りの間隔である約1μmを満していればよい が、配線6と、配線7との間隔が第1と第2のPR膜 4, 5の目合せマージン及び配線7の端部でPR膜5の 膜厚差が生じることを考慮して間隔を広げなければなら ない (約4~5μm程度) が配線幅の縮小化の効果の方 が大きく、レイアウト面積の縮小化を妨げることはな bs.

[0015]

(a)

【発明の効果】以上説明したように、本発明は、膜厚の 10 薄い小電流用の第1の配線と、膜厚の厚い大電流用の第 2の配線とを同一層に設けることにより、従来の大面積 を占有していた大電流用の配線の幅を縮小して配線の占 有面積を縮減し、集積度を向上させることができるとい

う効果を有する。

【図面の簡単な説明】

【図1】本発明の一実施例の製造方法を説明するための 工程順に示した半導体チップの断面図。


【図2】 従来の半導体集積回路の一例を示すレイアウト 図及びA-A′線断面拡大図。

[図2]

【符号の説明】

- P型シリコン基板
- 層間絶縁膜
- アルミニウム層 3
 - 4, 5 PR膜
 - 6, 7, 8 配線
 - N型ウェル

【図1】



(b)

